Cân bằng điện áp tụ và triệt tiêu điện áp common mode cho nghịch lưu hình T ba bậc

Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
19 
CÂN BẰNG ĐIỆN ÁP TỤ VÀ TRIỆT TIÊU ĐIỆN ÁP COMMON MODE 
CHO NGHỊCH LƯU HÌNH T BA BẬC 
CAPACITOR VOLTAGE BALANCING AND COMMON MODE 
ELIMINATION FOR THREE LEVEL T-TYPE INVERTER 
Đỗ Đức Trí, Lê Hiếu Giang, Nguyễn Minh Triết, 
Trần Ngọc Hào, Nguyễn Duy Thảo, Nguyễn Thới 
Trường Đại học Sư phạm Kỹ thuật Tp.Hồ Chí Minh, Việt Nam. 
Ngày toà soạn nhận bài 30/9/2020, ngày phản biện đánh giá 21/10/2020, ngày chấp nhận đăng 22/12/2020. 
TÓM TẮT 
Trong bài báo này, một kỹ thuật cân bằng điện áp trên tụ và triệt tiêu điện áp common 
mode cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2I) được trình 
bày. Phương pháp cân bằng điện áp tụ dựa trên điều khiển PID. Hơn nữa, điện áp common 
mode được tạo ra trong cấu hình nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc 
được giảm tối thiểu bằng cách áp dụng kỹ thuật vector không gian đề xuất, kỹ thuật đề xuất 
chỉ sử dụng những vector trung bình và vector không để tổng hợp vector tham chiếu. Vector 
ngắn mạch được thêm vào vector không để không ảnh hưởng đến điện áp ngõ ra. Ngoài ra, 
để giảm độ gợn dòng điện cuộn dây ngõ vào bằng cách sử dụng hai sóng mang tần số cao 
vcar1 và vcar2, trong đó vcar2 được tạo ra bằng cách dịch pha 900 từ vcar1. Để chứng minh 
phương pháp vector không gian cải tiến cho TL-qSBT2I, những kết quả mô phỏng được trình 
bày trong bài báo này. 
Từ khóa: Nghịch lưu đa bậc; nghịch lưu nguồn Z; Tăng áp tựa khóa chuyển mạch; Nghịch 
lưu hình T; Triệt tiêu điện áp common mode. 
ABSTRACT 
In this paper, a capacitor voltage balancing and common -mode voltage scheme for the 
three-level quasi-switched boost T-type inverter (TL-qSBT2I) is presented. PID 
controller-based capacitor voltage balancing strategy. Furthermore, the common-mode 
voltage generated in the three-level quasi-switched boost T-type inverters is minimized by 
applying the proposed space-vector modulation technique, which uses only medium vectors 
and zero vectors to synthesize the reference vector. in addition, to reducing the current ripple 
of inductor input by using two high-frequency carrier vcar1 and vcar2, where vcar2 is generated 
by shifting vcar1 through 90°. To verify the modified space vector control method for 
TL-qSBT2I, simulation results have presented in this paper. 
Keywords: Multilevel inverter; Z Source inverter; Quasi Switch Boost; T-Type inverter; 
Common Mode Voltage eliminate. 
1. GIỚI THIỆU 
Nghịch lưu nguồn áp (VSI) ngày càng 
được ứng dụng rộng rãi trong các hệ thống 
điện như: hệ thống điện PV dân dụng và nối 
lưới, hệ thống tua bin điện gió, hệ thống 
nguồn dự phòng UPS, động cơ AC, xe điện, 
[1-2]. So với nghịch lưu hai bậc thông thường 
(Hình 1), những năm gần đây bộ nghịch lưu 
đa bậc [3] được sử dụng phổ biến với những 
ưu điểm như: chất lượng điện đầu ra tốt hơn, 
giảm kích thước bộ lọc LC. VSI đa bậc thông 
thường chỉ là một bộ giảm áp. Để sử dụng VSI 
cho các mục đích tăng áp cần sử dụng thêm 
một bộ DC/DC tăng áp phía trước bộ nghịch 
lưu. Điều này gây tăng kích thước và chi phí 
sản xuất bộ nghịch lưu. 
20 
Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
C TẢI 
Vg
S1a
S2a
S1b
S2b
S1c
S2c
A
B
C
Hình 1. Cấu trúc của bộ nghịch lưu nguồn 
áp thông thường. 
Hơn nữa, VSI không cho phép trạng thái 
hai khóa trên cùng một nhánh dẫn đồng thời 
(ngắn mạch - Shoot Through) bởi vì hiện 
tượng này làm ngắn mạch nguồn áp ngõ vào 
nghịch lưu gây hư hại đối với hệ thống. Bộ 
dead-time thường được sử dụng để hạn chế 
ảnh hưởng của ST. Tuy nhiên, việc sử dụng 
dead-time làm suy giảm hiệu suất của bộ 
chuyển đổi. 
Nhằm khắc phục những hạn chế đã nêu 
trên, nghịch lưu dùng nguồn Z (Z Source) 
được giới thiệu trong [4] (Hình 2). Cấu trúc 
này được biết đến như một mạch chuyển đổi 
công suất có khả năng tăng - giảm áp một 
chặng và có khả năng chống lại hiện tượng 
trùng dẫn. Trong [5] giới thiệu mạng nghịch 
lưu NPC 3 bậc sử dụng mạng nguồn kháng 
(Z Source). Trong [6] giới thiệu nghịch lưu 
hình T đa bậc kết hợp với nguồn Z. Trong [7] 
trình bày phương pháp điều chế SVPWM 3 
bậc hình T nguồn Z. Tuy nhiên, nghịch lưu 
nguồn Z vẫn còn tồn tại một số bất lợi như: 
dòng điện ngõ vào gián đoạn và điện áp 
stress trên tụ còn khá lớn. 
C1 C2
TẢI 
D
Vg
S1a
S2a
S1b
S2b
S1c
S2c
A
B
C
L2
L1
Hình 2. Cấu trúc của bộ nghịch lưu nguồn Z. 
Với mong muốn cải thiện hạn chế của 
mạng nguồn Z, một mạng nghịch lưu tựa 
nguồn Z (qZSI) được đề xuất trong [8] 
(Hình 3) để thay thế cho mạng nghịch lưu 
nguồn Z. 
L1 L2
C1
C2 TẢI 
D
Vg
S1a
S2a
S1b
S2b
S1c
S2c
A
B
C
Hình 3. Cấu trúc của qZSI. 
Trong [9] giới thiệu mạng nghịch lưu 3 
bậc tựa nguồn Z (Quasi Z Source) kết hợp 
với cấu hình nghịch lưu hình T hoạt động 
ở chế độ bình thường và chịu lỗi. So với 
nghịch lưu đa bậc sử dụng cấu hình NP ...  tả ở Hình. 6(e), Cùng 
lúc đó các khóa S1 và S2 được kích ngắt. Các 
Diode D1, D4 phân cực thuận, Diode D2, D3 
phân cực ngược. Thời gian tồn tại của trạng 
thái này là D0T. Trong khoảng thời gian này 
cuộn cảm nạp năng lượng từ ngồn Vg và các 
tụ điện C1 và C2 cách ly khỏi mạch. Điện áp 
trên cuộn dây được xác định: 
L
g
dI
L V
dt
 (5) 
2.2 Phân tích trạng thái ổn định 
Tổng thời gian tồn tại của trạng thái NST 
1 trong một chu kỳ sóng mang là: 
1 0( ). / 2d D T trong đó d là chu kỳ làm việc 
của khóa S1 được điều khiển bởi Vcon1. Tổng 
thời gian tồn tại trạng thái NST 2 trong một 
chu kỳ sóng mang là: 2 0( ). / 2d D T , trong 
đó d là chu kỳ làm việc của khóa S2 được 
điều khiển bởi Vcon2 (Vcon1, Vcon2 trình bày ở 
Hình 8). Tổng thời gian tồn tại của trạng thái 
NST 3 và ST là 0D T . Khoảng thời gian còn 
lại của trạng thái NST 4 trong một chu kỳ 
sóng mang là ( 0 1 21 D d d T ). Áp dụng 
định lý cân bằng điện áp trên cuộn dây LB, 
điện áp trên tụ được xác định như sau: 
1 2
02 3
g
C C C
V
V V V
D d
(6) 
Với d=d1=d2 là chu kỳ ngắn mạch của 
mạng nguồn kháng, D0 là chu kỳ ngắn mạch 
của nghịch lưu hình T. 
Điện áp đỉnh ngõ ra nghịch lưu được xác 
định: 
03
ˆ
2
Cx g
M
v M V V
D d
  
 (7) 
Với M là chỉ số điều chế của nghịch lưu. 
Để tránh ảnh hưởng đến điện áp ngõ ra, 
quan hệ giữa chỉ số điều chế M và tỉ số ngắn 
mạch D0 được trình bày theo phương trình (8): 
0
1
.
1
M
M D
 (8) 
3. PHƯƠNG PHÁP SVPWM CỦA 3L 
qSBT2I ĐỂ TIỆT TIÊU ĐIỆN ÁP 
COMMON MODE 
Trong mạch nghịch lưu 3 bậc hình T ở 
hình (5), mỗi pha có 4 khóa tạo ra 3 trạng 
thái chuyển mạch là: P, O, N. Tổ hợp 3 pha 
có tổng cộng 27 trạng thái chuyển mạch 
(vector) được sử dụng cụ thể như [3 vector 
zero], [12 vector nhỏ], [6 vector trung bình] 
và [6 vector lớn]. Giải thuật SVPWM thông 
thường chia 27 vector này thành 6 sector, 
Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
23 
mỗi sector chia thành 4 vùng được trình bày 
cụ thể trong [14]. Với vector �⃗� 𝑟𝑒𝑓 được định 
nghĩa như sau: 
2 2
3 3
2
( . . )
3
j j
ref AO BO COV V V e V e
 (8) 
Trong đó: VAO, VBO, VCO là điện áp pha 
ngõ ra của bộ nghịch lưu. 
Trong [14] sử dụng hầu hết 27 vector để 
tổng hợp �⃗� 𝑟𝑒𝑓 trong suốt quá trình hoạt 
động của bộ nghịch lưu. 
Điện áp CMV là giá trị trung bình của 
điện áp ngõ ra 3 pha được tính toán như sau: 
3
AO BO CO
CMV
V V V
V
 (9) 
Bảng 2. Các vector và giá trị điện áp 
common mode cho 3L qSBT2I 
Vectors State VCM State VCM State VCM 
0 [OOO] 0 [PPP] +Vc [NNN] -Vc 
Dạng P 
Nhỏ 
[POO] +Vc/3 [PPO] +2Vc/3 [OPO] +Vc/3 
[OPP] +2Vc/3 [OOP] +Vc/3 [POP] +2Vc/3 
Dạng N 
Nhỏ 
[ONN] -2Vc/3 [OON] -Vc/3 [NON] -2Vc/3 
[NOO] -Vc/3 [NNO] -2Vc/3 [ONO] -Vc/3 
Trung bình 
[PON] 0 [OPN] 0 [NPO] 0 
[NOP] 0 [ONP] 0 [PNO] 0 
Lớn 
[PNN] -Vc/3 [PPN] +Vc/3 [NPN] -Vc/3 
[NPP] +Vc/3 [NNP] -Vc/3 [PNP] +Vc/3 
Như đã trình bày ở Bảng 2, biên độ cực 
đại của CMV đạt được khi những vector 
[PPP] hoặc vector [NNN] được chọn, giá trị 
của nó là ±VC. Khi những vector nhỏ được 
chọn để tổng hợp vector tham chiếu, giá trị 
CMV được thay đổi từ –2VC/3 đến +2VC/3, 
trong khi đó những vector lớn chỉ tạo ra CMV 
với giá trị đỉnh là VC/3. Với 27 vector được 
liệt kê trong Bảng 2, vector zero [OOO] và 
những vector trung bình tạo ra giá trị CMV 
nhỏ nhất (0V). Do đó, khi vector zero [OOO] 
và những vector trung bình được chọn để tạo 
điện áp ngõ ra, giá trị CMV được triệt tiêu. 
Để giảm CMV nhỏ nhất có thể tác giả đề 
xuất một phương pháp điều chế xung vector 
không gian SVM bằng cách sử dụng vector 
zero và những vector trung bình, để tổng hợp 
vector điện áp tham chiếu áp dụng cho 3LT2I. 
Kết quả, CMV được giảm nhỏ nhất. Hình 7 
biểu thị rằng biên độ của vector zero và những 
vector trung bình là 0 và 2𝑉𝐶/√3. Biên độ 
cực đại của vector tham chiếu là VC. Sơ đồ 
vector không gian (Hình 7) được chia 6 phần 
(6 sector), 6 sector này được sử dụng để phân 
tích nguyên lý hoạt động của bộ nghịch lưu. 
Trong suốt quá trình hoạt động, trạng 
thái ngắn mạch (ST) được thêm vào vector 
zero để không ảnh hưởng đến điện áp ngõ ra 
mà vẫn duy trì trạng thái tăng áp. Do sơ đồ 
vector không gian được chia thành 6 phần 
đối xứng nhau, trong phần tính toán thời gian, 
sắp xếp các chuỗi xung và chèn xung ngắn 
mạch tác giả trình bày đơn cử cho sector I, 
các sector từ sector II đến sector IV được 
thực hiện tương tự 
[PON]
[OPN]
[NPO]
[NOP]
[ONP]
[PNO]
Sector I
Sector IISector III
Sector IV
Sector V Sector VI
[PPP]
[OOO]
[NNN]
refV
2V
3V
4V
5V
6V
1V
0V θ
α V
β V
Hình 7. Phương pháp điều chế SVPWM cho 
3L qSBT2I-ECMV 
Giả sử rằng, vector tham chiếu tọa lạc ở 
sector I, vector zero �⃗� 0 và những vector 
trung bình (�⃗� 1, �⃗� 2) được chọn để tổng hợp 
vector tham chiếu, quan hệ của chúng được 
xác định như sau: 
0 0 1 1 2 2
0 1 2
.ref s
s
V T V T V T V T
T T T T
 (10) 
Với: �⃗� 𝑟𝑒𝑓: Vector tham chiếu; 
�⃗� 0: Vector zero; 
�⃗� 1, �⃗� 2: Những vector trung bình; 
TS: Chu kỳ đóng/ngắt của bộ nghịch lưu; 
24 
Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
T0, T1, T2: thời gian tồn tại của những V⃗ 0, 
V⃗ 1, V⃗ 2. 
Trong đó, các vector điện áp �⃗� 0, �⃗� 2, �⃗� 3, �⃗� 𝑟𝑒𝑓 
được biểu diễn như sau: 
0
/6
1
/6
2
. / 2.
0
.
. / 3.
. / 3.
j
ref C
j
C
j
C
V M V e
V
V M V e
V M V e

 (11) 
Với: M: là chỉ số điều chế 0 ≤ 𝑀 ≤ 1 
Thời gian tồn tại của �⃗� 0, �⃗� 1, �⃗� 2 được tính 
toán: 
1
2
0 1 2
.m.sin( / 6 )
.m.sin( / 6 )
s
s
s
T T
T T
T T T T
 
 
 (12) 
Chuỗi vector trong sector 1 được sắp xếp 
theo thứ tự 
[OOO]-[PON]-[PNO]-[OOO]-[PNO]-[PON]
-[OOO] và ngược lại, được biểu diễn như 
Hình 8. 
[OOO] [PON] [PNO] [OOO] [PNO] [PON] [OOO]
A
B
C
T0/4 TM/2 TL/2 T0/2 TL/2 TM/2 T0/4
S2
0
IL
Δ IL
D0Ts/2
Ts/4
[FFF]
TS
S1
dTs/2
TST
0
0
0
0
0
Vcon1
Vcon2
VST
-VST
t
t
t
t
t
Hình 8. Chuỗi xung và tín hiệu điều khiển 
của sector I cho 3L qSBT2I-ECMV 
Để đạt được hệ số tăng áp kỳ vọng, trạng 
thái ngắn mạch được chèn vào vector Zero để 
đảm bảo điện áp ngõ ra không bị ảnh hưởng. 
Khi chèn xung ngắn mạch vào vector zero, 
lúc này vector zero bị thay đổi theo phương 
trình (13): 
0 0 0 0
0 0 0 0
. .ST ST
ST S
V T V T V T
T T T T D T
 (13) 
Chuỗi vector trong sector 1 được sắp xếp 
lại theo thứ tự 
[FFF]-[OOO]-[PON]-[PNO]-[OOO]-[FFF]-[OO
O]-[PNO]-[PON]-[OOO]-[FFF], được biểu diễn 
như Hình 8. Với [FFF] là vector ngắn mạch. 
4. PHƯƠNG PHÁP CÂN BẰNG TỤ 
CHO 3L qSBT2I 
Để điều khiển ổn định DC-link tác giả dựa 
trên luật điều khiển PID như trình bày ở Hình 9. 
Điện áp hai tụ VC1 và VC2 được đọc hồi tiếp để 
xác định điện áp DC-link (điện áp trên thanh 
cái). Điện áp DC-link hồi tiếp về so sánh với 
giá trị điện áp tham chiếu VPN_ref. Sai lệch của 
bộ so sánh này được đưa vào bộ điều khiển 
PID để tạo ra chu kỳ ngắn mạch cho khóa S1, 
d1. Bộ điều khiển cân bằng điện áp tụ VC1 và 
VC2 được trình bày ở Hình 9. Để độ lệch giữa 
hai tụ VC1 và VC2 là nhỏ nhất bộ điều khiển 
PID tạo ra hệ số ngắn mạch Δd. Chu kỳ ngắn 
mạch của khóa S2, d2 được xác định: 
2 1 .d d d= + D (14) 
Limiter
PID
err
PID
LimiterVC2
PID
err
PID
vtri2
h1
h2
Δd
Vcon1
Khối điều khiển cân bằng điện áp tụ
Khối điều khiển điện áp DC-link 
VPN_ref
VC1
d1
d2
2
1
Vcon2
2
1
Hình 9. Điều khiển cân bằng điện áp trên tụ 
cho 3L qSBT2I 
5. KẾT QUẢ MÔ PHỎNG VÀ THỰC 
NGHIỆM 
5.1. Kết quả mô phỏng 
Nhóm nghiên cứu tiến hành mô phỏng 
dưới sự hỗ trợ của phần mềm PSIM và mô 
hình lấy kết quả với các thông số sau: 
Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
25 
Bảng 3. Các thông số mô phỏng và thực 
nghiệm của bộ nghịch lưu. 
Thông số các thành phần Giá trị 
Điện áp ngõ vào Vg 150 V 
Điện áp ngõ ra Vo 110 Vrms 
Tần số sóng mang fs 5 kHz 
Tỉ số ngắn mạch D0 0.2 
Tỉ số điều chế M 0.8 
Điện cảm L 3mH 
Tụ điện C2 = C3 2200 F 
Mạch lọc LC Lf và Cf 3 mH và 10 F 
Tải trở Rt 40 Ω 
Hình 10. Kết quả mô phỏng cho 3L 
qSBT2I-ECMV. Nhìn từ trên xuống dưới, điện 
áp ngõ vào Vg, điện áp trên điện áp trên các tụ 
điện C1, C2 và dòng điện cuộn dây tăng áp IL. 
Hình 11. Kết quả mô phỏng cho 3L 
qSBT2I-ECMV. 
Hình 10 nhìn từ trên xuống dưới điện áp 
ngõ vào (Vg), điện áp trên tụ (VC1 và VC2) và 
dòng điện cuộn dây tăng áp (IL) của phương 
pháp 3L-qSBT2I-ECMV. Việc mô phỏng 
được tiến hành với các thông số như ở Bảng 
3. Kết quả, điện áp trên tụ điện tăng áp lên 
194.8V theo phương trình (6) và kết quả mô 
phỏng đo được trên tụ VC1 và VC2 đạt được 
196V và 193V. Giá trị đỉnh của điện áp 
DC-link (tổng điện áp hai tụ C1 và C2) đo 
được 389V. Trị trung bình dòng điện ngõ vào 
(dòng điện của cuộn dây tăng áp) khi mô 
phỏng đạt được 6.1 A như đã trình bày ở 
Hình 10. Trong một chu kỳ điện áp ngõ ra 
giá trị lớn nhất và nhỏ nhất của dòng điện 
cuộn dây tăng áp đạt được 7A và 5.2A. 
Hình 11 nhìn từ trên xuống dưới, kết quả 
mô phỏng của điện áp DC-link, điện áp pha 
(VAG) và điện áp CMV của 3L-qSBT2I-ECMV. 
Giá trị đỉnh của điện áp DC-link đo được 
389V. Kết quả mô phỏng THD của phương 
pháp 3L-qSBT2I-ECMV đạt được 77.08%. 
Tuy nhiên, phương pháp 3L-qSBT2I-ECMV 
có CMV gần bằng 0VRMS. 
5.2. Kết quả thực nghiệm 
Hình 12. Kết quả thực nghiệm cho 3L 
qSBT2I-ECMV. 
Như trình bày ở Hình 12, nhìn từ trên 
xuống dưới, điện áp ngõ vào Vg, điện áp trên 
các tụ điện C1, C2 và dòng điện cuộn dây 
tăng áp IL. Giá trị trung bình dòng điện cuộn 
dây tăng áp đo thực nghiệm đạt được 6.02A. 
Hình 13. Kết quả thực nghiệm cho 3L 
qSBT2I-ECMV. 
26 
Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
Như đã trình bày ở Hình 13, nhìn từ trên 
xuống dưới, điện áp DC-link, điện áp pha 
VAG và điện áp common mode CMV. Phương 
pháp 3L-qSBT2I-ECMV có số bậc điện áp 
pha ngõ ra giảm vì thế chất lượng điện áp 
ngõ ra của phương pháp 3L-qSBT2I-ECMV 
giảm. Tuy nhiên, điện áp hiệu dụng CMV 
của phương pháp 3L-qSBT2I-ECMV được 
đo từ thực nghiệm 5.73VRMS. 
Hình 14 trình bày điện áp trên các tụ C1 
và C2 khi chưa điều khiển cân bằng điện áp 
trên tụ, khi Vg = 150V và điện áp pha ngõ ra 
là 110Vrms. Khi điều khiển cân bằng điện 
áp trên tụ C1 và C2 với giá trị cân bằng điện 
áp trên tụ đạt được mỗi tụ là 220V. 
Hình 14. Kết quả thực nghiệm cân bằng điện 
áp trên các tụ điện C1 và C2. 
6. KẾT LUẬN 
Bài báo này đã trình bày một mạng 
nguồn kháng qSB được kết nối với nghịch 
lưu ba bậc hình T. Bên cạnh các tính năng 
tăng, giảm áp (Buck-Boost) và đa bậc. Với 
giải thuật đã trình bày, cấu hình này còn 
không chỉ cân bằng điện áp tụ C1 và C2 mà 
còn triệt điện áp common mode. 
Nguyên lý hoạt động và kết quả mô 
phỏng cho cấu hình 3L qSBT2I đã được phân 
tích phù hợp với cơ sở lý thuyết. Cấu hình và 
giải thuật cho 3L qSBT2I phù hợp với các 
ứng dụng công suất trung bình và nhỏ như: 
hệ thống PV, pin nhiên liệu và động cơ. 
LỜI CẢM ƠN 
 Bài báo này được thực hiện tại phòng thí 
nghiệm điện tử công suất nâng cao D405 với 
sự hổ trợ của dự án CT.2019.04.03 của 
Trường Đại học Sư phạm Kỹ thuật Thành 
phố Hồ Chí Minh. 
DANH MỤC TỪ VIẾT TẮT 
3L Three level 
T2I T-Type inverter 
qSB Quasi switch boost 
CMV Common mode voltage 
PWM Pulse width modulation 
IGBT Insulated Gate Bipolar 
Transistor 
SPWM Sine Pulse width modulation 
SVPWM Space vector Pulse width 
modulation 
TÀI LIỆU THAM KHẢO 
[1] Mohammad Ahmad, Anil Kumar Jha, Sitaram Jana and, Kishore Kumar, “Simulation and 
Performance Analysis of a Grid Connected Multilevel Inverter Considering Either 
Battery or Solar PV as DC Input Sources”, IEEE, 978-1-5090- 6218-8/17, 2017. 
[2] Ngô Văn Quang Bình, Nguyễn Văn Liễn, “Ứng dụng nghịch lưu áp đa mức trong hệ truyền 
động”, Tạp chí Khoa Học và Công Nghệ, đại học Đà Nẵng, số 1(36), xuất bản năm 2010. 
[3] Ngo Bac Bien, Nguyen Minh Khai, Do Duc Tri, Ngo Van Thuyen, “Bộ nghịch lưu 
chuyển tụ điện 9 bậc”, Tạp chí Khoa Học Giáo Dục Kỹ Thuật, Đại học Sư Phạm Kỹ Thuật 
Tp HCM, số 44A, xuất bản tháng 10 năm 2017. 
[4] F. Z. Peng, "Z-source inverter," IEEE Transactions on Industry Applications, vol. 39, 
pp. 504-510, 2003. 
[5] O. Husev, C. R. Clemente, E. R. Cadaval, D. Vinnikov, and S. Stepenko, “Single phase 
three-level neutral-point-clamped quasi-Z-source inverter,” IET Power Electron., vol. 8, 
no. 1, pp. 1–10, 2015. 
Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) 
Trường Đại Học Sư Phạm Kỹ Thuật TP. Hồ Chí Minh 
27 
[6] Lương Hoàn Tiến, Nguyễn Minh Khai, Trần Văn Thuận, Ngô Văn Thuyên, “ Bộ nghịch 
lưu một pha năm bậc nguồn Z hình T”, Xuất bản Trong Tạp Chí Tự Động Hóa Ngày 
Nay, hội Tự Động Hóa Việt Nam, số 16, xuất bản tháng 08 năm 2016. 
[7] X. Xing, A. Chen, W. Wang, C. Zhang, Y. Li, C. Du, “Space-vectormodulated for 
Z-source three-level T-type converter with neutral voltage balancing,” IEEE Conf. 
Appl. Power Electron. Conf., pp. 833 – 840, Mar, 2015. 
[8] J. Anderson and F. Z. Peng, “Four quasi-Z-source inverters,” in Proc. IEEE Power 
Electron. Spec. Conf., Rhodes, Greece, pp. 2743-2749, Jun. 2008. 
[9] V. F. Pires, A. Cordeiro, D. Foito, and J. F. Martins, “Quasi-Z-source inverter with a 
T-type converter in normal and failure mode,” IEEE Trans. Power Electron., vol. 31, no. 
11, pp. 7462–7470, Nov. 2016. 
[10] D. Panfilov, O. Husev, F. Blaabjerg, J. Zakis, and K. Khandakji, “Comparison of 
three-phase three-level voltage source inverter with intermediate dc–dc boost converter 
and quasi-Z-source inverter,” IET Power Electron., vol. 9, no. 6, pp. 1238–1248, 2016. 
[11] C. Qin, C. Zhang, A. Chen, X. Xing and G. Zhang, “A Space Vector Modulation 
Scheme of Quasi-Z-Source Three-Level T-Type Inverter for Common-Mode Voltage 
Reduction,” IEEE Trans. Ind. Electron., vol. PP, DOI 10.1109/TIE.2018.2798611, no. 
99, pp. 1–1, Jan. 2018. 
[12] M.-K. Nguyen, T.-V. Le, S.-J. Park, and Y.-C. Lim, "A class of quasi switched boost 
inverters," IEEE Trans. Ind. Electron., vol. 62, no. 3,pp. 1526-1536, March 2015. 
[13] D. T. Do and M. K. Nguyen, “Three-level quasi-switched boost Ttype inverter: analysis, 
PWM control, and verification,” IEEE Trans. Ind. Electron., vol. 65, no. 10, pp. 8320 – 
8329, Oct. 2018. 
[14] Do, D. T.; Nguyen, M. K.; Quach, T. H.; Tran, V. T.; Le, C. B.; Lee, K. W.; Cho, G. B.. 
Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type 
Inverter, 2018 IEEE 4th Southern Power Electronics Conference (SPEC), 2018. 
[15] J. Chen, S. Hou, F. Deng, Z. Chen, and J. Li, “An interleaved five-level boost converter 
with voltage-balance control,” J. Power Electron., vol. 16, no. 5, pp. 1735-1742, Sep. 2016. 
Tác giả chịu trách nhiệm bài viết: 
Đỗ Đức Trí 
Trường Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh 
Email: tridd@hcmute.edu.vn